标签存档: MSP430 - 第4页

我的MSP430并口JATG终于可以成功使用了

前端时间在网上买了个MSP430 Flash 全系列并口JATG。用自己的实验板连了好几次都连接不成功,我的板子上的接口确实TI的标准14针接口。关键是用TI 的USB-FET Debugger 是可以下载和调试的。对比管脚定义也没错,唯一的是6-TCLK,和4-VCCIN。当时我认为4号脚不接target的3.3V供电也没问题。因为我用USB JATG 时是没有接3.3v,但是要开启板子的电源。后来还是怀疑这个电源的问题。把4号脚接VCC,再连接,烧录成功,可以调试。
结一下,应该注意下面的问题。
一、 确保JATG的烧录接口和目标板的接口为统一标准。
二、 设置电脑并口为 模式。
三、 EW中FET Debugger>Setup的Connection需要选择Texas Instrument LPT-IF。
附一:我的并口JATG接口定义
1-TDO 2-NC 3-TDI 4-Vin 5-TMS 6-TCLK 7-TCK
8-TEST 9-GND 10-NC 11-RST 12-NC 13-NC 14-NC
附二:MSP430 4-Wire JATG 硬件连接图

MSP430F2272单片机 IO口中断使用的几点注意

这几天调试430,要求用IO中断唤醒系统。总结了以下几点经验,在使用IO口中断时应该注意。

一、多源中断中断标志需要软件清零。
在TI数据手册指出多源中断中断标志需要由软件清理。但是我在线仿真发现定时器的时钟中断和捕获中断好像会自动清零。不过最好还是加上软件清零。而IO口中断必须使用软件清零。 继续阅读 »

MSP430 内部上拉电阻的使用

今天用MSP430的IO做按键,没有外部上拉电阻,发现设置内部上拉后有问题,以为只能在输出时才能用内部上拉,后面在网上搜到了这篇帖子,很好。转载一下。——奔跑

今天帮助一个人测试msp430f2002,他又提出了这样的要求,输入,msp430内部上拉,我又习惯性的说,不行啊,只能输出可以内部上下拉,他是个硬件工程师,很是怀疑,其实我也怀疑。
又仔细看了下430的datasheet。对着内部电路一看,我靠,还真是。。作为一个电信专业出身的人,居然。。没看内部结构就下了那样的结论,大意了。
上下拉是否开启是否REN寄存器决定的,而上拉还是下拉是由OUT寄存器决定的,在作为输出时,随着OUT的高低,自动选择上下拉,作为输入的时候,我们也可以人为的付OUT寄存器来得到上下拉。 继续阅读 »

第 4 页,共 4 页1234